とりあえず Verilogのシンタックスチェックできる程度、ということで (意味解析してないから、たとえば入力ポートの信号と input宣言の信号が合ってなくても文句言わないくらいザルですし) 遠くを見ると気を失いそうになるのですが わからないことを書き出…
引用をストックしました
引用するにはまずログインしてください
引用をストックできませんでした。再度お試しください
限定公開記事のため引用できません。