2008年も最後の日になったということで 来年の自分のためにも、今年一年を振り返っておきたいと思います。 ことしは四半期ごとのまとめがやりやすいらしい。 Q1 (1〜3月) - ネタ探し期 去年の秋頃から 「カイシャの中だけで力を発揮するのではなくて、一個人…

とりあえず Verilogのシンタックスチェックできる程度、ということで （意味解析してないから、たとえば入力ポートの信号と input宣言の信号が合ってなくても文句言わないくらいザルですし） 遠くを見ると気を失いそうになるのですが わからないことを書き出…

Verilogパーサを書き進めていくと、Verilog構文の左再帰に遭遇します。 Haskell Parsecは再帰下降パーサということで、左再帰の構文をそのまま書くと stack overflowを起こしてうまく処理を続けられません。 うまいこと左再帰を除去（右再帰に置き換える）す…